Kis méretű MIPI interfész LCD képernyő, gyors reagálás, egyszerű kialakítás

A globális 5G és AI intelligens korszak megjelenésével a hardvertermékek CPU chipjeinek teljesítménye nagymértékben javult, és az LCD képernyős interfészekkel szemben támasztott követelmények is növekedtek. A MIPI nagysebességű átviteli interfészek iránti kereslet növekszik. A MIPI interfészek LCD-kijelzői mindig 3,5 hüvelykes vagy nagyobbak voltak. A nagy felbontású képernyőkhöz a 3,5 hüvelykes LCD-képernyők alatti kis méretű képernyőkhöz nincsenek MIPI interfész termékek a piacon. Hosszú ideig tartó kutatás-fejlesztés és megnövekedett beruházások után cégünk számos kis méretű MIPI interfész LCD képernyőt dobott piacra, köztük 2,0 hüvelykes MIPI interfészt és 2,4 hüvelykes MIPI interfészt, 2,8 hüvelykes MIPI interfészt, 3,0 hüvelykes MIPI-t interfész, 3,2 hüvelykes MIPI interfész LCD A képernyő IPS anyagból készült, amely megjelenítési hatás, látószög és adatátviteli sebesség tekintetében sokkal jobb, mint a piacon kapható kész LCD képernyők, így megfelel vásárlók kis méretű MIPI interfészes LCD képernyők számára. Ez a két termék ma már összehasonlítható a hazai és a külföldi vásárlókkal a tömegtermelésben.
A MIPI-t kifejezetten az alacsony amplitúdójú jelingadozást használó, nagy sebességű (adatátviteli) módban működő, energiaérzékeny alkalmazásokhoz szabták. A 2. ábra a MIPI jelingadozását hasonlítja össze más differenciáltechnikákkal.
Mivel a MIPI differenciális jelátvitelt használ, a tervezést szigorúan a differenciáltervezés általános szabályai szerint kell megtervezni. A kulcs a differenciális impedanciaillesztés elérése. A MIPI protokoll előírja, hogy az átviteli vonal differenciális impedancia értéke 80-125 ohm.
A MIPI-t kifejezetten az alacsony amplitúdójú jelingadozást használó, nagy sebességű (adatátviteli) módban működő, energiaérzékeny alkalmazásokhoz szabták. A 2. ábra a MIPI jelingadozását hasonlítja össze más differenciáltechnikákkal.
Mivel a MIPI differenciális jelátvitelt használ, a tervezést szigorúan a differenciáltervezés általános szabályai szerint kell megtervezni. A kulcs a differenciális impedanciaillesztés elérése. A MIPI protokoll előírja, hogy az átviteli vonal differenciális impedancia értéke 80-125 ohm.

2. ábra: A jelamplitúdók összehasonlítása több népszerű differenciál-lengés technikánál

-------------------------------------------------- -------------------------------------------------- -------------

A MIPI egy differenciális órasávot (sávot) és egy skálázható adatsávot határoz meg 1-től 4-ig, amely a processzor és a perifériák igényei szerint állíthatja be az adatsebességet. Ezenkívül a MIPI D-PHY specifikáció csak az adatsebesség-tartományt adja meg, és nem ad meg konkrét működési sebességet. Egy alkalmazásban az elérhető adatsávokat és adatátviteli sebességeket az interfész mindkét végén lévő eszközök határozzák meg. A jelenleg elérhető MIPI D-PHY IP mag azonban akár 1 Gbps átviteli sebességet is képes biztosítani adatsávonként, ami kétségtelenül azt jelenti, hogy a MIPI kiválóan alkalmas jelenlegi és jövőbeli nagy teljesítményű alkalmazásokhoz.
Van egy másik nagy előnye a MIPI adatfelületként való használatának. A MIPI jól illeszkedik az új okostelefon- és MID-kialakításokhoz, mivel a MIPI DSI és CSI-2 architektúrák rugalmasságot biztosítanak az új dizájnokhoz, és támogatják az olyan lenyűgöző funkciókat, mint az XGA-kijelzők és a 8 megapixelnél nagyobb kamerák. Az új, MIPI-kompatibilis processzortervek által kínált sávszélesség-képességekkel az olyan újdonságok, mint a nagyfelbontású, kétképernyős kijelzők és/vagy a kettős kamerák már egyetlen MIPI interfészt használnak.
    In designs that incorporate these capabilities, high-bandwidth analog switches designed and optimized for MIPI signals, such as Fairchild Semiconductor's FSA642, can be used to switch between multiple display or camera components. The FSA642 is a high-bandwidth triple differential single-pole double-throw (SPDT) analog switch capable of sharing one MIPI clock lane and two MIPI data lanes between two peripheral MIPI devices. Such switches can provide some additional advantages: isolation of stray signals (stubs) from non-selected devices, and increased routing and peripheral placement flexibility. To ensure the successful design of these physical switches on the MIPI interconnect path, in addition to bandwidth, some key switch parameters must be considered:

1. Leválasztás: Az aktív óra/adatút jelintegritásának megőrzése érdekében a kapcsolóknak hatékony leválasztási teljesítményre van szükségük. A 200 mV-os nagysebességű MIPI differenciáljelek esetén a közös módú 5 mV-os maximális eltérés mellett a kapcsolópályák közötti leválasztásnak -30 dBm-nek vagy jobbnak kell lennie.

2. Differenciális késleltetési különbség: A differenciálpár belső jelei közötti késleltetési különbség (ferdeség) (a differenciálpáron belüli késleltetési különbség) és az órajel és az adatcsatornák differenciális keresztezési pontjai közötti késleltetési különbség (a csatornák közötti késleltetési különbség) ) értékét legalább 50 ps-re kell csökkenteni. Ezen paraméterek tekintetében az iparág legjobb differenciálkésleltetési teljesítménye ebben a kapcsolóosztályban jelenleg a 20 ps és 30 ps közötti tartományban van.

3. Kapcsoló impedancia: A harmadik fő szempont az analóg kapcsoló kiválasztásakor a bekapcsolási ellenállás (RON) és a bekapcsolt kapacitás (CON) impedancia karakterisztikája közötti kompromisszum. A MIPI D-PHY link támogatja az alacsony fogyasztású és a nagy sebességű adatátviteli módokat is. Ezért a kapcsoló RON értékét kiegyensúlyozottan kell megválasztani a vegyes üzemmódok teljesítményének optimalizálása érdekében. Ideális esetben ezt a paramétert minden üzemmódhoz külön kell beállítani. A legjobb RON kombinálása az egyes módokhoz és a kapcsolási CON alacsony szinten tartása nagyon fontos a vevő elfordulási sebességének fenntartásához. Általános szabály, hogy a CON 10 pF alatti értéke segít elkerülni a jelátmeneti idők leromlását (meghosszabbítását) a kapcsolón keresztül nagy sebességű üzemmódban.

-------------------------------------------------- ----------------------
A párhuzamos porttal összehasonlítva a MIPI interfész moduljának előnye a gyors sebesség, a nagy mennyiségű továbbított adat, az alacsony energiafogyasztás és a jó interferenciavédelem. Egyre jobban kedvelik a vásárlók, és gyorsan növekszik. Például egy 8M-os modul MIPI-vel és párhuzamos portos átvitellel is legalább 11 átviteli vonalat és akár 96M kimeneti órajelet igényel a 12FPS teljes pixeles kimenet eléréséhez; MIPI interfész használatakor csak 2 A teljes pixel alatti 12FPS képkocka sebesség 6 átviteli vonallal érhető el a csatornában, és az áramfelvétel kb. 20MA-val lesz alacsonyabb, mint a párhuzamos portos átvitelnél. Mivel a MIPI differenciális jelátvitelt használ, a tervezést szigorúan a differenciáltervezés általános szabályai szerint kell megtervezni. A kulcs a differenciális impedanciaillesztés elérése. A MIPI protokoll előírja, hogy az átviteli vonal differenciális impedancia értéke 80-125 ohm.
A fenti ábra egy tipikus ideális differenciális tervezési állapot. A differenciális impedancia biztosítása érdekében a vonalszélességet és a sortávolságot gondosan meg kell választani a szoftveres szimulációnak megfelelően; a differenciálvonal előnyeinek kihasználása érdekében a differenciálvonalpárt belül szorosan össze kell kapcsolni, és a vonal alakja szimmetrikus legyen. Még az átmenő furatok helyzetét is szimmetrikusan kell elhelyezni; a differenciálvonalaknak egyenlő hosszúságúaknak kell lenniük, hogy elkerüljük a bithibákat okozó átviteli késéseket; emellett fontos megjegyezni, hogy a szoros csatolás elérése érdekében ne használja a földelő vezetéket a differenciálpár közepén, és a PIN definíciója is a legjobb. Kerülje el a földelő párnák elhelyezését a differenciálpárok között (hivatkozás a fizikailag szomszédos differenciálvonalak).
   The following briefly introduces the channel mode and online level of MIPI. In normal operation mode, the data channel is in high-speed mode or control mode. In high-speed mode, the channel state is differential 0 or 1, that is, when P in the line pair is higher than N, it is defined as 1, and when P is lower than N, it is defined as 0. At this time, the typical line voltage is differential 200MV, Please note that the image signal is only transmitted in high-speed mode; in the control mode, the typical amplitude of the high level is 1.2V. At this time, the signals on P and N are not differential signals but independent of each other. When P is 1.2V, N When it is also 1.2V, the MIPI protocol defines the state as LP11. Similarly, when P is 1.2V and N is 0V, the defined state is LP10, and so on. In the control mode, it can be composed of LP11, LP10, LP01, and LP00. Different states; the MIPI protocol stipulates that the different timings composed of four different states of the control mode represent entering or exiting the high-speed mode; for example, after the LP11-LP01-LP00 sequence, enter the high-speed mode. The figure below is an illustration of the line level.